(19) 世界知的所有権機関 国際事務局



1 1884 BIN BIN 4 BIN HARAN BARAN KAN TAN BARAN BAR

(43) 国際公開日 2003年11月6日(06.11.2003)

PCT

(10) 国際公開番号 WO 03/091817 A1

(51) 国際特許分類?:

(21) 国際出願番号:

PCT/JP03/01655

G05F 1/56

(22) 国際出願日:

2003年2月17日(17.02.2003)

(25) 国際出願の言語:

(26) 国際公開の言語:

日本語

(30) 優先権データ:

2002年4月23日(23.04.2002) 特願2002-121231

(71) 出願人 (米国を除く全ての指定国について):ナノ パワーソリューション株式会社 (NANOPOWER SO-LUTION CO., LTD.) [JP/JP]; 〒170-0005 東京都 豊島 区 南大塚3-32-9 西島ビル Tokyo (JP).

(72) 発明者; および (75) 発明者/出願人 (米国についてのみ): 秋田 晋一

(AKITA,Shinichi) [JP/JP]; 〒170-0005 東京都 豊島区 南大塚3-32-9 西島ビル ナノパワーソリューション 株式会社内 Tokyo (JP).


(74) 代理人: 矢野 敏雄, 外(YANO, Toshio et al.); 〒105-0003 東京都港区 西新橋2-7-4 SKビル10F ドクトル・ ゾンデルホフ法律事務所 Tokyo (JP).

(81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS. LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL,

/続葉有/

(54) Title: NOISE FILTER CIRCUIT

(54) 発明の名称: 雑音除去回路



(57) Abstract: A noise canceling circuit much improved in stability and in the capability of filtering out ripple noises even when operating current and idling current are made very small without increasing the gain of an error amplifier. In a stabilized voltage output apparatus including the error amplifier and a reference voltage source, the error amplifier has a first type input section and a second type load section, and a noise suppressing section consisting of sets of first type semiconductor elements is disposed between the input section and the load section. The sets of semiconductor elements of the noise suppressing section are constituted of different dimensions to suppress the power source voltage dependency of the output voltage.

(57) 要約: 誤差増幅器の利得を大きくすることなくかつ動作電流とアイドリング電流をごく敬小にしても安定度、 リップル雑音除去能力を大幅に向上した雑音キャンセル回路を提供する。誤差増幅器と基準電圧源を含む安定化電 圧出力装置において、前記誤差増幅器は第1型の入力部と、第2型の負荷部とを有し、前記入力部と負荷部との間に 第1型の半導体素子の組からなる雑音抑圧部が配置され、当該雑音抑圧部の素子の組が異なる寸法にて構成し、出 力電圧の電源電圧依存性を抑制した。